DIALOG(R) File 351: Derwent WPI (c) 2006 Thomson Derwent. All rts. reserv. **Image available** 015961869 WPI Acc No: 2004-119710/200412 XRAM Acc No: C04-048337 XRPX Acc No: N04-095653 Semiconductor device production, e.g. for thin-film transistor, involves forming oxynitride film by nitriding oxide film, using plasma-activated nitrogen species, after changing high frequency impedance of substrate support Patent Assignee: KOKUSAI DENKI KK (KOKZ); HITACHI KOKUSAI DENKI KK (KOKZ); HITACHI KOKUSAI ELECTRIC INC (KOKZ); OGAWA U (OGAW-I); TERASAKI T (TERA-I); YAMAKADO N (YAMA-I); YASHIMA S (YASH-I) Inventor: OGAWA U; TERASAKI T; YAMAKADO N; YASHIMA S Number of Countries: 004 Number of Patents: 007 Patent Family: Patent No Kind Date Applicat No Kind Date Week US 20030224616 A1 20031204 US 2003396323 20030326 200412 Α 20031001 KR 200318480 20030325 200412 KR 2003077436 A Α KR 2003079785 A 20031010 KR 200321099 20030403 200412 Α JP 2004047948 A 20040212 JP 200383171 Α 20030325 200413 JP 2004047950 A 20040212 JP 2003100840 20030403 200413 Α 20030403 20031216 TW 2003107613 TW 200307997 Α 200557 Α 20031201 TW 2003106644 20030325 Α 200557 TW 200307328 Α Priority Applications (No Type Date): JP 2002145759 A 20020521; JP 200285224 A 20020326; JP 2002101103 A 20020403 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes US 20030224616 A1 13 H01L-021/31 H01L-021/205 KR 2003077436 A KR 2003079785 A H01L-021/205 12 H01L-021/318 JP 2004047948 A JP 2004047950 A 11 H01L-021/316 TW 200307997 A H01L-021/22 TW 200307328 A H01L-021/316 Abstract (Basic): US 20030224616 A1 NOVELTY - An oxynitride film is formed by nitriding an oxide film formed on a substrate, using a plasma-activated nitrogen species, after changing the high frequency impedance of a substrate support. DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for a semiconductor device production apparatus. USE - Used for the production of a semiconductor device such as a thin-film transistor (TFT). ADVANTAGE - By forming an oxynitride film after changing the high frequency impedance of the substrate support, the adherence of organic contaminant onto the surface of the substrate is prevented, and the leakage of current is restrained, thus the throughput of semiconductor production is improved and reduction in manufacturing cost is achieved.

The state of the s

the first time of the control of the

NITROGEN; SPECIES; AFTER; CHANGE; HIGH; FREQUENCY; IMPEDANCE; SUBSTRATE; SUPPORT

Derwent Class: L03; U11
International Patent Class (Main): H01L-021/205; H01L-021/22; H01L-021/31; H01L-021/316; H01L-021/318

FORMING; OXYNITRIDE; FILM; NITRIDATION; OXIDE; FILM; PLASMA; ACTIVATE;

the relationship between capacity ratio and gate voltage.

Title Terms: SEMICONDUCTOR; DEVICE; PRODUCE; THIN; FILM; TRANSISTOR;

pp; 13 DwgNo 4/5

DESCRIPTION OF DRAWING(S) - The figure shows the graph representing

氧2003-0077436

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷ HDIL 21/205	(11) 공개번호 특2003-0077436 (43) 공개일자 2008년 10월이일
(21): 출원번호 (22) 출원임자	10÷2003÷0018480 2003년 03월25일
(30) 우선권주장	JP-P-2002-00085224 2002년(0월26일 일본(JP) JP-P-2002-00101103 2002년(0월03일 일본(JP) JP-P-2003-00146589 2002년(1월03일 일본(JP)
(71) 출원인	JP-P-2002-00145759 2002년06월21일 일본(JP) 가부시키가이사 허다치 고쿠사이 덴키
(72) 발명자	일본국 도쿄도 나카노쿠 해가시나카노 3초매 14번 20고 오카와운류
	일본국도교도나카노쿠하가시니카노3초메14번20고키부시키가이사히단차고쿠사 이단키내
	00 005 0206
	일본국도교도나카노쿠하가시니카노3초메14번20고가부시키기이사하다차고쿠사: 이연키내
	GENACION
	일본국도교도나카노쿠하가시니카노3초메14반20고가부시키가이사하다처고쿠차: 이얼키대
	ONUNX
(74) 대리인	일본국도교도나카노쿠허가시나카노3초메14번20고가부시키가이사히단치고쿠사 이덴키대 한양특허법인
ALLEGA OF	

公从君子: 公急

(54) 반도체 장치의 제조 방법 및 반도체 제조 장치

Q Q*

본 발명은 산화막에 집소 원자를 도입합으로써, 접면막의 리크 전투를 억제하고, 또한 기관 표면으로의 유기 오염 물질의 부탁을 받지한다.

처리실(26)과 (이 처리설(26) 내에서 피처리 기관을 지지하는 기관 지지체(46)와, 처리실(26)의 주위에 배치된 통형상 전국(50)의 지역선 형성 수단(50)을 갖는 출라즈마 처리 경치(24)를 사용한다. 기관 지지체(46)의 고주파 임피던스를 고주파 화로(64)에 의해 전환함으로써, 피처리 기관에 산화막을 형성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 산화막을 플라즈마 활성의 질소 기스에 의해 결화 처리하며 산질화막을 형성하는 제2 프로세스를 면속하며 행한다.

DHS

*5*2

244

도면의 2만은 설명

도 la 내지 도 le는 본 발명의 심사 형태의 반도체 장치의 제조 방법을 설명하기 위한 계략 중단면도.

도 2는 본 발명의 실시 헐태의 반도체 증치의 제조 방법에 사용한 MT 장치를 설명하기 위한 개략 중단명 또,

도 3은 본 발명의 실시 형태의 반도체 장치의 제조 방법에 사용한 NMT 장치의 고주파 회로를 설명하기 위한 회로도,

도 4는 본 발명의 실시에 1의 결과를 LIEI낸 C-V 특성도,

도 5는 본 발명의 실시에 2의 결과를 나타낸 SIMS 분석 차트이다.

《도면의 주요부분에 대한 부호의 설명》

(10 : 반도체 기관(4 : 산화막 20 : 산절화막24 : MMT 장치 26 : 처리실28 : 진공 용기

46 : 기관 지지체(서센터)50 : 통형상 전국 58 : 지력선 형성 수단64 : 고주파 회로

보염의 상세관 설명

보염의 목적

발명이 속하는 기술분이 및 그 분야의 중래기술

로 발명은 출리즈마 처리를 사용한 반도체 장치(반도체 디바이스)의 제조 방법 및 반도체 장치에 관한 것 이다.

매를 들면 실리콘 반도체 기판을 기초로 한 MICS형 반도체 장치의 제조에서는, 실리콘 반도체 기판 표면 상에 실리콘 산화막으로 미루어지는 게이트 산화막을 현성할 필요가 있다. 또, 박막 트린지스터(IFT)의 제조에서도, 마찬가지로 투명 글라스 기관 상에 형성된 실리콘용의 표면에 케이트 산화막을 형성할 필요 가 있으며, 이 케이트 산화막은 반도체 참치의 신뢰성을 담당하고 있으며, 미 실리콘 산화막에는 높은 결 연 마과 내성과 참기 신뢰성이 요구되고 있다.

최근 CMCS 트런지스터에서는, 저소비 진덕화를 위해 저전압화가 도모되고 있으며, 이를 위해 PMCS 반도체 소자와 NMCS 반도체 소자에 대해 충분히 낮고, 또한 대청만 입계값 전압이 요구된다. 이 요구에 대중하기 위해, PMCS 반도체 소자에서는, 지금짜지의 개호 본슈를을 함유하는 플리실리콘송으로 구성된 케이트 진국을 대신해, 7번 본슈물을 합유하는 플리실리콘송으로 구성되는 케이트 전국이 사용되도록 되어 있다. 그런데 본상 사용되고 있는 7번 본소를 원자인 분소 원자(8)는, 게이트 전국 항설 후의 반도체 제조 공정 에서의 이런 가지 열차긴 공항에 의해 게이트 전국으로부터 케이트 산화막을 통과하여, 심리콘 반도체 키 판까지 도달하며, PMCS 반도체 소자의 임계값 전압을 반화시키게 된다.

또, 이 현상은 반도체 소지의 다지인 물의 미세화 및 저소비 진학회에 수반하는 저진학화 등의 목적에 의 해, 게이트 산화의을 잃게 한 경우에는, 보다 현저하게 나타나게 된다.

상습한 불순률 원자인 봉소 원자(8)의 실리콘 반도체 기판 내로의 확산을 위체하기 위해서는, 게이트 산화막중에 집소 원자를 도입하는 것을 생각할 수 있다. 열절화법을 사용하며 고온중에 알모니아 분위기중에서 게이트 절면막중에 잘소 원자를 도입하는 것이 가능하다. 그러나, 이 얼잘화법을 사용한 경우, 필소 원자는 게이트 산화막을 통과하여 실리콘 반도체 기판중에도 진입하여, 반도체 소자의 전류 구동 등력의 저하를 일으킨다.

또, 게이트 산화막의 형성과, 게이트 산화막의 집화 처리를 각각 다른 처리설에서 행하면, 게이트 산화막 형성 후 대기중 또는 진공도가 낮은 반송실의 분위기에 노출되므로, 게이트 산화막 표면으로 유기 오염 물질이 부착하여 다비에스 특성을 악화시킬 위험이 있다.

대리서, 본 발명은 절면막의 긴급 전류를 막재하고, 또한 기판 표면으로의 유기 오염 물질의 부탁을 방지 할 수 있는 반도체 장치의 제조 방법 및 반도체 제조 장치를 제공하는 것을 주된 목적으로 하고 있다.

空宫() ()早고자 (古上 기全적)多准

본 발명의 제1 형태에 의하면, 처리실과, 미 처리실 내에서 미처리 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전국 및 자략한 형성 수단을 갖는 클라즈마 처리 장치를 사용하여, 삼기 기 판 지지체의 고주파 임미뎐스를 전환함으로써, 삼기 미처리 기판에 산화약을 형성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 산화약을 플러즈마로 활성화된 골소 활성증에 의해 집화 처리하여 산형화 막을 형성하는 제2 프로세스를 연속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 왕법이 제공된다.

본 발명의 제2 형태에 의하면, 처리실과 이 처리실 내에서 피처리 기관을 지지하는 기판 지지체와, 상기 처리실 주위에 배치한 특현상 전국 및 자력선 형성 수단을 갖는 물라즈마 처리 장치를 사용하여, 삼기 기 판 지지체의 전위를 전환함으로써, 상기 피처리 기관에 산화막을 형성하는 제1 프로세스와, 이 제1 프로 세스에 의해 형성된 산화막을 몰라즈마로 활성화된 골소 활성증에 의해 결화 처리하여 산잘화막을 형성하는 제2 프로세스를 연속하여 형하는 것을 특징으로 하는 반도제 장치의 제조 방법이 제공된다.

본 발명의 제3 형태에 의하면, 처리살과, 이 처리살 내에서 피처리 기관을 지지하는 기관 지지체와, 삼기 처리살 주위에 매치된 통령상 전국 및 자략선 형성 수단을 갖고, 상기 처리살 내의 클라즈마 심성 영역에 클라즈마를 생성하여 삼기 피처리 기관에 클라즈마 처리하는 클라즈마 처리 장치를 사용하여, 상기 기관 지지체와 삼기 클라즈마 생성 영역의 공간 전위의 처음 전환하으로써, 상기 피처리 기관에 산화약을 현경 하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 산화약을 클라즈마로 활성화된 결소 활성증에 의해 참화 처리하여 산월화약을 형성하는 제2 프로세스를 연속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.

본 발명의 제4 형태에 의하면, 처리심과 이 처리섬 내에서 피처리 기판을 자자하는 가판 지지해와, 삼기 처리섬 주위에 배치된 통형상 전국 및 지력선 형성 수단과, 삼기 기판 지지체의 고주파 임피던스를 전환 하는 전환 수단을 갖고, 이 전환 수단에 의한 상기 기판 지지체의 고주파 임피던스를 전환함으로써, 상기 피처리 기판에 산화막을 형성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 산화막을 흘라즈마로 활성화된 결소 활성종에 의해 집화 처리하여 산집화막을 형성하는 제2 프로세스를 연속하여 행하도록 한 것을 특징으로 하는 반도체 제조 장치가 제공된다.

본 발명의 제5 형태에 의하면, 처리실과, 이 처리실 내에서 파치리 기판을 자자하는 기판 자자체와, 상기 처리실 주위에 배치된 통령상 전국 및 자력선 형성 수단을 갖는 즐라즈마 처리 공치를 사용하여, 상기 기 판 자자체의 고주파 임파면스를 전환함으로써, 상기 파치리 기판에 집화약을 형성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 잘화약을 즐라즈마로 활성화된 산소 활성증에 의해 산화 처리하여 산절화 약을 행성하는 제2 프로세스를 연속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.

발범의 구성 및 작용

다음에 본 발명의 실사 청태를 도면을 참조하며 설명한다.

도 2에는 본 실시 형태에 사용되는 변형 마그네트론형 클라즈마 처리 장치(Modified Magnetron Typed Processing System, 이라 MF 장치라 할)(24)가 도시되어 있다. MF 장치(24)는 처리실(26)을 구성하는 진공 용기(28)를 갖는다. 미 진공 용기(28)는 상부 용기(30)와 하부 용기(32)가 상혀로 집합되어 구성되어 있다. 상부 용기(30)는 암부미나, 석열 등의 세리의으로 마부머진다. 하부, 용기(32)는 금속제이다. 상부 용기(30)의 주위는 커버(34)로 덮혀 있다. 또, 삼부 용기(30)는 등 형상의 현광부를 갖는 원룡형이 대, 미 천정부에는, 상부 뚜껑부(36)와 사위판부(38)가 청성되고, 미 상부 뚜껑부(36)와 사위판부(38) 사미에 확산실(40)마 구성되어 있다. 상부 뚜껑부(36)와 사위판부(38)가 청성되고, 미 상부 뚜껑부(36)와 사위판부(38) 사미에 확산실(40)마 구성되어 있다. 상부 뚜껑부(36)에는 처리 가스를 도입하는 도입구(42)가 형성되고, 사위판부(38)에는 타수의 노름(44)마 형성되고, 마 오라구(42)로부터 토입된 예를 즐끈 2층의 처리가소는, 확산실(40)에서 혼합 확산되어, 사위판부(38)의 노름(44)로부터 처리실(26)로 공급되게 되어있다.

'처리실(26)에는 미처리 기관을 자자하는 기관 자자체인 처럼터(46)가 배치되어 있다. 이 처럼터(46)에는 미처리 기관을 가열하기 위한 하다가 설치되어 있다. 또, 하부 용기(32)에는, 배기구(48)가 험성되어, 이 배기구(48)로부터 처리살(26) 내의 처리 가스가 배기되도록 되어 있다.

통항상 전곡(50)은, 처리실(26)의 주위, 즉 상부 용기(30)의 외주에 1 ~ 3mm, 발대자 배치되어 있다. 미 통항상 전곡(50)은 정한기(52)를 통해 고주파 전원(54)에 진속되어 있다. 미 고주파 전원(54)은 예를 끌 면 13.5대원의 주파소를 갖는 고주파 전력을 발생시키고, 제에 장치(50)로부터의 제어, 신호에 따라 전력 의 크기가 조정된다. 또, 지역선 형성 수단(55)은, 예를 불면 링 형상으로 형성된 2개의 영구 자석(60, 62)으로 구성되어, 처리설(26)의 주위에 배치되어 있다. 이 2개의 영구 자석(60, 62)은, 직경방향으로 서로 역방향으로 학자되어 있으며, 처리실(26) 내에는 한쪽의 영구 자석(60)으로부터 중심 방향으로 미어 지고, 다른쪽 영구 자석(62)으로 되풀어가는 자력선이 형성된다.

상술한 개섭터(46)에는 고주파 회로(임피턴스 가변 회로)(64)가 접속되어 있다. 이 고주파 회로(64)는 상숨한 제어 장치(56)로부터의 제어 신호에 따라 서설터 임피턴스를 조정할 수 있도록 되어 있다.

고주파 최로(64)는, 코일이나 기변 콘댄서로 구성되고, 코일의 패턴 수나 기변 콘텐서의 용량값을 제어함으로써, 처셉터(46)를 통해 가판(박)의 전위를 제어할 수 있도록 되어 있다.

도 에 상승한 고주파 회로(여)의 내부 회로를 도시한다는 회로는 전원을 포함하지 않고, 수동 소지만으로 구성되어 있다. 구체적으로는 고일(121)에 본단사(123)가 격립 집속되어 있다. 고일(121)에는 인되는 스로 구성되어 있다. 구체적으로는 고일(121)에 본단사(123)가 격립 집속되어 있다. 고일(121)에는 인되는 스로 가변할 수 있도록 터미널(122)을 대권 교면 설치해 표단 목적으로 하는 인터트스의 같이 얻어 지도록, 터미널(122)을 임일로 단탁하여 교업의 회된 수를 제어한다. 꼭면사(123)에는 자가의 참전용량을 리니어로 가변 가능한 가변 콘텐서를 사용하고 있다. 이 교일(121)에 콘텐서(22) 중 적어도 한쪽을 조정하고, 고주파 화로(64)를 화망하는 임피탄스같으로 조정하여, 가판(제)의 전위를 제어할 수 있도록 되어 있다. 또한 이렇게 가면 코임 또는 가면 콘텐서 중 적어도 한쪽을 조정함으로써 고주파 회로(64)의 임피턴스를 변경할 수 있지만, 고정 코임과 고정 콘텐처를 사용하는 경우라도 암미턴스가 다른 2개 이상의 화로를 전환해도 되는 것은 물론이다.

본 발명의 심시 형태의 배 장치(24)에서는, 영구 자석(80, 82)의 자계의 영향을 받아 마그네트폰 방진이 발생하고, 기존(제)의 정방 공간에 전하를 토럽하여 고말도 클라즈마가 생성된다. 그리고, 생성된 고말도 클라즈마에 의해, 사업터(45) 상의 기판(제)의 표면에 클라즈마 산화 처리 또는 플라즈마 결화 처리가 실시된다. 또한, 표면 처리의 캐시 및 중로는 고주파 전력의 인가 및 정지에 의해 할해진다.

기관(N)의 표면 또는 비용의 표면를 산화 처리 또는 점화 처리할 때에, 사실타(A6)와 접지 사이에 개재 설치한 고주파 회로(64)를, 미리 원하는 임피던스값으로 제어해 둔다. 고주파 회로(64)를 원하는 암피던 스값으로 조정하면, 고것에 임해 기관(N)의 전위가 제어되어, 원하는 막두께 및 면 내 막두때 군일성을 갖는 산화 처리막 또는 점화 처리막을 형성할 수 있다.

고주파 전력의 총력값 제어나 바이어스 전력 공급 제어를 받하는 명방 평판 전국형 출라즈마 장치에서는, 상습한 바닷 같은 베를 장치에 의한 임대면소 제어에 의한 임무를 제어는 불가능하다. 원리적으로는 평행 평판 전국형 출라즈마 장치에서도, 서셉터 진압을 돌려 가면 3㎡ 이상의 산화약 또는 장화약을 행성하는 것은 가능하다. 그러나, 평향 평판 전국형 출라즈마 장치에서는, 방전용 진압과 서셉터 진압을 두림 역으로 제어할 수 없으므로, 서센터 진압을 즐리면 강한 전계가 기관에 걸라므로, 플라즈마 데미지에 의해 약결이 나쁘고, 의두를 권임한 전합을 즐리면 강한 전계가 기관에 걸라므로, 플라즈마 데미지에 의해 약결이 나쁘고, 의두를 고입하는 시센터 진압을 즐리면 강한 전계가 기관에 걸라므로, 돌라즈마 데미지에 의해 약결이 나쁘고, 의두를 구입하는 시센터 진압을 하는 생세 형태의 바를 하기에서는, 방전용 전국에 의해 전계를 걸고, 또한 지역선에 의한 건하의 트럼을 향합으로써, 평향 평판 전국형 출라즈마 공치에 비해, 플라즈마 및도를 높이고 있다. 또한, 플라즈마 최리 효율을 높이기 위해, 클라즈마를 생성하는 방전용 전국의 진압이 아니라, 플라즈마 생성과는 독립적으로 제어할 수 있는 서센터 전위를 제어하고 있으므로, 기관에 플라즈마 데미지가 없어, 막행성되는 막적으로 양화하게 유지할 수 있다.

다음에 (예) 장치(24)의 조직에 대해 설명한다. 먼저 피처리 기판을 서셉터(46)에 재치하고, 진공 용기 (28) 내의 기소를 배기구(48)로부터 배기하며 진공 용기(28) 내를 진공 상태로 한다. 디움으로 서셉터 (46)를 가열하여, 반도체 기판의 온도를 대를 들면 400°C까지 가열한다. 이어서 처리 가스를 도입구(4 2)로부터 도입한다. 이 도입구(42)로부터 도입된 처리 가스는, 확산심(40)에서 확산되어, 사위판부(38) 의 노출(44)로부터 처리실(26)로 공급된다. 동시에 고주파 전원(54)으로부터 고주파 전력을 통험상 전국 (50)에 공급한다. 처리실(26)에서는, 자력선 형성 수단(59)에 의해 자력선이 형성되고, 불합상 전국(5 0)에 의해 고주파 전계가 형성되므로, 플라즈마가 생성되고, 서센터(46) 상의 반도체 기판마 처리된다. 소청 시간 경과 후, 고주파 전원(54)으로부터의 고주파 전력의 공급을 정지하고, 진공 용기(28) 내의 가스를 배기구(48)로부터 배기하고, 서센터(46) 상의 파처리 기판을 처리실(26)로부터 취출하여 처리를 중 료한다.

본 발명의 실시 형태에서는, 기판 지지체(서셉터)(46)의 고주파 임피던스를 전환 또는 조정확으로써, 피 처리 기판에 산화막을 형성하는 제1 프로세스와, 미 제1 프로세스에 의해 형성된 산화막을 클리즈미로 참 성화된 평소 활성증에 의해 점화 처리하며 산집화막을 형성하는 제2 프로세스를 연속적으로 했하도록 하 고 있다.

제1 프로세스는, 산소만으로도 가능하지만, 대량의 크립론과 소량의 산소를 상기 처리실로 도입하여 행하는 것이 바람직하다. 이 제1 프로세스에서는, 양점의 산화약을 형성할 필요가 있으며, 이를 위해 산소의 단원자 라디칼만을 생성하도록, 산소 라디칼과 등등한 에너지 밴드를 제1 여기(화起)에 갖는 사 가스를 소량의 산소와 함께 대량으로 넣어 즐라즈마를 발생시켜, 산소 라디칼로 예를 통편 실리즈으로 이루어지는 기판을 산화시킨다. 이를 위해서는, 통형상 진국 및 자략선 형성 수단에 의해 생성되는 클라즈마와 기판 자자체의 위상을 맞추도록, 기판 자자체의 고주파 임피턴스를 조정한다. 이에 의해, 기판 자자체상의 피처리 기판으로의 이온의 진압을 최대한 방지하여, 출라즈마장에 다른 있는 산소 라디칼로 산화활수 있다.

한편, 제2 프로세스에서는, 필화를 행하는 경우, 필소의 여기 에너지는 낮지만, 필소 원자를 산화막중에 SIGNO 되도록 취임하기 위해서는 씨를 완전히 해려(ARMS)시키이만 한다. 이 해리를 위한 활성화 에너지 는 대단히 놓은 것이다. 이 때문에, 제1 프로세스와는 반대로 돌라즈마와 기관 지지체의 전위의 위상을 반진시키 클라즈마와 기관 지지체가 공명하도록, 기관 지지체의 고주파 임피던스를 조정하며, 산화막으로 의 마본 입사를 확대로 하는 것이다.

제2. 프로세스에서는 '첫리 기소에, 또한 He 가소를 단해 처리하는 것이 바람직하다', He 기소를 당으면, He의 해리 에너지는 대단해 높아, 결소와의 혼합 가소로 함으로써, N,의 여기보다도 높은 상태로 갖고 기, 참소의 단원자화를 마시스트할 수 있다.

변호가 눈현자의를 되지으로 구 있다.
또한, 일본국 특개 2001-16055호 공보에서는, 플라즈마 처리 장치를 사용하여 실리콘 기판에 산화막과 절화막을 모습하며 열성하는 반도체 장치의 제조 방법에 대해서 개시되어 있으나, 산결화막을 형성하는 점과, 산골화막의 형성 방법에 대해서는 개시되어 있지 않다. 이 중대에에서는, 예를 들면 2:45명12의 마 미코로파를 들라즈마원으로 하고 있으며, 이 마이크로파로 여기된 플라즈마는 전자 온도 166가 높아지 (166) (564), 본 발명의 실시 형태와 같이, 산결화약을 형성하는록 한 경우는, 산결화막과 기관의 제면의 결소 동도를 낮게 역제하는 것은 곤란하다. 이에 비해, 본 발명의 실시 형태에서는, 상술한 변형 마그네 트로형 들라즈마 처리 장치를 사용하고 있으므로, 플라즈마의 전자 온도 166를 낮게(예를 들면 166 (167) 할 수 있다. 산결화막과 기관의 제면의 결소 동도를 어를 들면 1.5% 이하기가 되도록 낮게 할 수 있다. 연결화막과 기관의 제면의 결소 동도를 예를 들면 1.5% 이하기가 되도록 낮게 할 수 있다. 연결처리 중지를 사용하고 있으므로, 플라즈마의 전자 온도 166를 낮게(예를 들면 166 (167) 할 수 있다. 산결화막과 기관의 제면의 결소 동도를 예를 들면 1.5% 이하기가 되도록 낮게 할 수 있다. 여기서 결소 동도란, 산원화막을 이 무의 체적당 총 전자수 있는 연기를 결확하는 처리 가스로서 배(또는 N와 16의 혼합 가스)가 사용되고 있어, 산결화막에 비원자가 존재하여, 대안, 리크 전류 등의 디네마이스 특성에 약영화를 미치는 것에 비해, 본 발명에서는, 처리 가스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약영화를 미치는 것에 비해, 본 발명에서는, 처리 가스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약영화를 미치는 것에 비해, 본 발명에서는, 처리 가스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약영화를 미치는 것에 비해, 본 발명에서는, 처리 기스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약영화를 미치는 것에 비해, 본 발명에서는, 처리 기스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약정화를 미치는 것에 비해, 본 발명에서는, 처리 기스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약정화를 미치는 것에 비해, 본 발명에서는, 처리 기스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성에 약정화를 미치는 것이 비해, 본 발명에서는 사리 기스로서 결소 가스를 사용하므로, 반도체 디바이스의 특성이 양화하다.

도 la 내지 도 le에는 본 발명의 실시 형태에서의 반도체 장치의 제조 프로세스가 도시되어 있다. 먼저 도 la에 도시되는 실리본 기판 등의 반도체 기판(10) 상에 LDCDS(Cocal Oxidation of Shilloon) 프로세스 또는 STI(Shallow Trench Isolation) 프로세스 등의 주지 방법에 의해, 도 1km, 도시하는 조지 분리 영역 (12)을 형성한다.

이어서 주지의 방법으로, 힘이온 주입, 채널 스탑 이온 주입, 외계값 조정 이온 주입 등을 향한 후, MMT 장치물 사용하여, 반도채 기관(10) 상에 열산하막 동등 이상의 산화막(14)를 형성한다. MMT 장치의 처리 실에는, 대량의 크립론(Kr)과 산소를 도입하고, Kr/O, 불리즈마(16)을 생성하여, 산화막(14)을 형성한다. Kr를 사용하는 것은 Kr이 활성화하는 에너지 밴드가 낮고, 따의 라디칼 여기 에너지와 잘 매칭하기 때문이다. 이 때의 산화막(14)의 막두께는 조소 이하로 하는 것이 바람자하다.

다음으로, MT 장치에서, 산화막(제)이 형성된 반도체 기관(10)을 통일 처리실 대에서, kr/L 가스를 배기하고, 결소 가스를 도입하여 가스 치환을 행하여, 결소 분위기로 하고, 또 10에 나타낸 비만 같이, 결소 불리주대(18)를 생성하여, 처리실 내에 배치된 표면이 산화되어 있는 반도체 기관(10)을 결화 처리함으로써 산결화막(20)을 형성한다. 이 산결화막(20)의 약두체는 비용적하게는 25A 이하이마, 또 산결화막(20)의 결소 동도의 피크가 5 ~ (50이며, 산결화막(20)과 반도체 기관(10)의 계면의 결소 동도가 1.5% 이하이도록 조정하는 것이 비용적하다. 산결화막(20)의 결소 동도의 피크는 높을수록 결연막으로서의 리크 전투 방지 화되가 있지만, 산결화막(20)의 결소 동도의 피크는 높을수록 결연막으로서의 리크 전투 방지 화되가 있지만, 산결화막(20)의 결소 동도의 피크가 15명 초과하도록 하면, 산결화막(20)과 반도체 기관(10)의 계면의 결소 동도가 1.5%를 초과하다. 반도체 소자의 모텔리티(이동도, 즉 반도체 소자의 전략 구용 등록)가 약화하므로, 1.5% 이하던로 하는 것이 바음적하다.

또한, 질소 가스에 대해 lib 가스를 넣으면, 상습한 바와 같이, 산집화막(20)과 반도체 기관(10)의 계면의 질소 농도를 보다 낮게 할 수 있다.

그리고, 도 19에 도시하는 바와 같이, CVD 등의 주지의 방법에 의해, 폴리실리콘 등으로 이루어지는 게이 트 전국(22)을 형성한다: 이 게이트 전국(22)에는 불순물로서 봉조 원자(B)가 합유된다. 그 후, 예물 들면 워드션이나 캐패시터가 형성되고, 예를 들면 ORAM이 구성된다. 이렇게 게이트 전국(22)을 형성한 후의 여러 가지 엄청리 공장에 의해, 봉조·원자(8)가 확산하여 반도체 기관(10)까지 도달하면 하나, 산집 화막(20)의 존재에 의해 방지할 수 있다.

이어서 상기 MIT 장치를 사용하여 상술한 산골회막을 형성한 실시에에 대해 설명한다.

(실시여 1)

제1 프로세스로서 삼기 배기 장치를 사용하여 실리콘 기판 삼에 2.0mm의 산화막을 형성했다. 플라즈마 산화 조건은 다음과 같다. 여기서는, 서셉터(64)에 접속된 고주파 회로(64)을 조정하여, 서셉터 전위를 대략 0V ~~ 20V로 진주시키면 클라즈마 전위는 대략 *20V 전후이기 때문에, 서셉터와 플라즈마 생성 영역의 전위차가 대략 20V ~ 50V로 된다. 또한, 이 경우, 서셉터(46)와 플라즈마 생성 영역의 전위의 위상치는 0° 부근으로 조정되어 있다.

RF 파워 : 150째 Kr 유량 : 250sccm

O. 유량 : 10sccm

입력 : 20Pa

기관 온도 : 400°c

산화 시간 : 20sec

RF III의 : 500W N-유탈 : 500secon

압력 : 30Pa

기관 온도 (400°c

산화 시간 : 25sec

또 도 4에서, 비교에와 비교한 다섯 특성이 나타나 있다. 비교에 1은, 열산화 처리에 의해 1.7mm의 실리 큰 산화약을 형성하고, 결화 처리를 향하지 않은 것이다. 비교에 2는, 열산화 처리에 의해 실시에 1과 등통한 산화약을 형성하고, 산화화인의 결소 동도의 피크가 및 7%가 되도록 산화약을 질화 처리하여, 산월화약으로 한 것이다. 설치에 1에서는, 비교에 1과 비교하여, 개이트 전입이 -3에서의 용량비의 말이 집이 없으므로, 게이트 내입이 항상되어 있다. 또, 게이트 전입이 -1세시의 상충이 대략 통통하며, 플 및 번드 전입에 대해서는 변화가 없다. 또한, 실시에 1에서는 비교에 1과 비교하면, 용량비가 작으므로, 설효 막두께(실효 절면 막두께 1여) 또는 동가 산화 막두께 5여)가 작으면다. 따라서, 실시에 1에 의해 형성된 필면막이 비교에 1과 비교하여 다바이스 특성이 뛰어난 것을 알 수 있다.

(4以01.2)

상기 실시에 1과 깊은 돌라주마 산화 조건에 기초하여 산화만을 형성하고, 그 후 키스 처환을 행하고, 연 속하여 클라즈마 집화 처리함으로써 2:10m의 산집화막물 청성했다. 집소 기소에 16 기소를 더해, 다음의 클라즈마 집화 조건으로 행했다. 실시에 1과 동일하게, 고주마 회로(84)을 조정한다.

RF II)위 : 500W

⊩ 유량 : 250sccm

He 유량 : 250sccn

입력 30Pa

기관 온도 : 400°C

산화·시간 : 25sec

이 출과 도 5에 도시하는 산업회약을 갖는 실리콘 기관을 얻었다. 도 5는, SIMS(이차 이온 결량 분석 장치 Secondary Nor Mass Spectometry) 분석 차트미리, 분석 장치의 1차 가속 제온증에는 SS를 사용하여, 차 가속 전압은 0.75k/로 하고, 스배턴 레이트는 0.01km/sec로 하여, 세0온의 정말을 행했다. 산집회약의 골소 동도의 피크는 약 12x8미리, 산집회약과 실리콘 기관의 계연의 결소 동도는 약 1.2x3미다. 반을 넣으면, 16의 집중에 가벼우므로, 13.55km/의 고주파 전체로 퇴피할 수 있어, 기판 표면에 행성되는 시미스 전압이 작아자, 기판 표면에 입사하는 집소의 다운 에너지도 작아지므로, 같은 집소 동도의 피크 를 갖게 하는 경우는, 산집회약과 기관의 계명의 집소 동도를 보다 늦게 할 수 있는 것이다.

산화막의 두께는 Kr/이 클라즈마 생성 조건 등을 변화시킴으로써 5 ~ 100A의 범위 내에서 자유롭게 컨트 통할 수 있다. 또, 산집화막의 표면 접소 농도는 접소 불라즈마 생생 조건 등을 변화시킴으로써 0 ~ 120X의 범위에서 자유롭게 컨트롱할 수 있다. 또, 제1 프로세스에서의 압력은 150Pe 이하로 할 수 있고, 제2 프로세스에서의 압력은 10 ~ 100Pe로 할 수 있다. 또한, 즐리즈마 발생 경역에서는 전자보다도 플라즈마 미본의 수가 많아, 공간 전위는 30 ~ 50V로 되어 있으며, 한편 서셉터 전위는 마이너스 수백 볼트가 되도록 조정하고 있다. 플라즈마 발생 영역의 산소 또는 골소의 플러스 미온은, 서셉터의 마이너스 전위로 끌어당겨져, 기판증으로 플러가다. 플라즈마 광 간 전위와 서셉터 전위의 차를 크게 하면 두꺼운 먹을 만큼 수 있다. 또, 산화막을 플라즈마 공화하는 경우에도 플라즈마 공간 전위와 서셉터 전위의 차를 크게 해야만 하는 중향이 있다.

그래서, 상기 실시에에서는, 클라즈마 산화에서는 서셉터와 클라즈마 생성 영역의 전위차가 최대이며, 플라즈마 결화에서는 서셉터와 클라즈마 생성 영역의 전위차가 최소이다.

단. 플라즈마 산화 및 클라즈마 질화에 대해서는, 목표 막후폐에 따라 최대값 - 최소값 사이로 제어할 수 있다.

또한 상기 실시에에서는, 먼저 클라즈마 산화에 의해 산화막을 형성하고, 그 후 기판 지지체의 고주파 임피면스를 변경 또는 전환함으로써, 이 산화막을 즐근즈마로 확성화된 집소 확성증에 의해 집화 처리하 며 산질화막을 형성했지만, 기판 지지체의 고주파 임피면스를 변경 또는 전환함으로써, 플라즈마 골화에 의해 집화막을 형성하는 제1 프로세스와, 미 제1 프로세스에 의해 형성된 집화막을 플리즈마로 활성화된 산소 활성증에 의해 산화 처리하여 산질화막을 형성하는 제2 프로세스를 연속하여 행하는 것도 미찬가지 로 실시함 수 있다.

이 경우에는, 클라즈마 질화와 클라즈마 산화 양쪽 모두 목표 막두때에 의해 사생터 전위를 최대값 수 최소값 사이에서 제어하게 된다. 당, 이 경우에도 질화망을 클라즈마 산화하는 것은 실시에 1처럼 직접 기판을 돌라즈마 산화하는 경우보다도 처설터 전위를 내려야만 하는 경화에 보인다.

G#

이상 기술한 바만 같이, 본 발명에 의하면 사한마에 결소 위치를 토입하도록 했으므로, 이 산골화막을 절면막으로 한 경우에 리크 전류를 억제할 수 있다. 또, 기판을 산화하는 제1 프로세스와, 산화막을 질화하는 제2 프로세스를, 기판 지지체의 고주파 임피면스를 전환함으로써, 하나의 플라즈마 처리 장치에서 연속하며 행하도록 했으므로, 제1 프로세스와 제2 프로세스 사이에 기판 표면으로의 유기 오염 등점의 부작을 방지할 수 있고, 또 반도체 제조에서의 스무봇을 합상시켜, 비용 때포면스도 합상 사귈 수 있다.

(57) 원구의 범위

청구한 1

처리살과, 이 처리살 내에서 피처리 기관을 지지하는 기관 지지체와, 상기 처리실 주위에 배치된 흥형상 진국 및 자력선 형성 수단을 갖는 돌라준마 처리 장치를 사용하여, 상기 기관 지지체의 고주파 임미단스 를 전환함으로써, 상기 피처리 가판에 산화막을 행성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성 된 산화막을 흘리즈마로 활성화된 결소 활성증에 의해 결화 처리하여 산절화막을 형성하는 제2 프로세스 를 면속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.

성구한 2

처리실과, 이 처리실 내에서 피처리 기관을 지지하는 기관 지지체와, 상기 처리실 주위에 배치된 통험상 진국 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 기관 지지체의 진위를 진혼함으 로써, 상기 파치리 기관에 산화막을 형성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 산화막물 클라즈마로 함성화된 질소 활성증에 의해 질화 처리하며 산집화막을 형성하는 제2 프로세스를 연속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.

성구한 3

처리실과, 이 처리실 내에서 피처리 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통험상 전략 및 지택선 형성 수단을 갖고, 상기 처리실 내의 즐리즈마 생성 영역에 플라즈마를 생성하여 상기 피 처리 기판에 플러즈마 처리하는 플라즈마 처리 잠자를 사용하여, 상기 기판 지지체와 상기 플라즈마 생성 영역의 공간 전위의 처를 전환함으로써, 상기 마처리 기판에 산화막을 형성하는 제1 프로세스와, 이 제1 프로세스에 의해 형성된 산화막을 플라즈마로 활성화된 결소 활성증에 의해 결화 처리하여 산결화막을 형 성하는 제2 프로세스를 연속하여 형하는 것을 특징으로 하는 반도체 장치의 제조 방법

2 Dol 4

제 할 내지 제3할 중 에는 한 찾에 있어서, 처리실과 이 처리실 내에서 피처리 기판을 지지하는 기판 지지하고, 상기 처리실 주위에 배처된 통형상 전국 및 지역선 형성 수단을 갖고, 상기 처리실 내의 출라즈마 생성 당역에 클라즈마를 생성하여 상기 피처리 기판에 클라즈마 처리하는 클라즈마 처리 장치를 사용하며, 상기 클라즈마의 전자 온도를 1상 이하로 하고, 산집하면과 기판의 계면의 결소 농도를 15% 미하는로 한 것을 목장으로 하는 반도체 장치의 제조 방법.

성구함 5

제 항 내지 제3항 중 마는 한 항에 있어서, 제2 프로세스에서는 집소 가스를 흘라즈마 합성화함으로써 집 소 합성증을 얻어 집화 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법

원그라 6

재형에 있어서, 제1 프로세스에서 공급하는 가소는 Kr과 산소의 혼합 가스에 의해 산소 활성증률 얻어 산화 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법

청구한 7


처리실과: 이 처리실 내에서 피처리 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전국 및 지력선 형성 수단과, 상기 가판 지지체의 고주파 임피덕스를 전환하는 전환 수단을 갖고, 이 전 환 수단에 의한 상기 가판 지지체의 고주파 암피덕스를 전환함으로써, 상기 피처리 기판에 산화막을 형성 하는 제1 프로세스와, 이 제1 프로세스에 위해 형성된 산화막을 들리즈마로 활성화된 결소 활성증에 위해 질화 처리하며 산골화막을 형성하는 제2 프로세스를 연속하여 행하도록 한 것을 특징으로 하는 반도체 제 조 장치.


성구항 8


처리실과, 이 처리실 내에서 피처리 기관을 지지하는 기관 지지해와, 상기 처리실 주위에 배치된 통형상 지금 및 자력선 형성 수단을 갖는 통라즈마 처리 장치를 사용하여, 상기 기관 지지체의 고주파 임피던스 를 전환함으로써, 상기 피처리 기관에 결화막을 형성하는 제1 프로세스와, 이 제1 프로세스에 위해 형성 된 철화막을 즐리즈마로 활성화된 산소 활성종에 위해 산화 처리하여 산필화막을 형성하는 제2 프로세스를 연속하여 행하는 것을 목징으로 하는 반도체 장치의 제조 방법

至图


£P!












<u> 585</u>



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.